一步成高手：终极图解内存（下篇）

日期：2007年8月17日作者：查看:[大字体中字体小字体]

二、DDR SDRAM与SDRAM的不同

DDR SDRAM与SDRAM的不同主要体现在以下几个方面。

DDR SDRAM与SDRAM的主要不同对比表

点击查看大图

DDR SDRAM与SDRAM一样，在开机时也要进行MRS，不过由于操作功能的增多，DDR SDRAM在MRS之前还多了一EMRS阶段（Extended Mode Register Set，扩展模式寄存器设置），这个扩展模式寄存器控制着DLL的有效/禁止、输出驱动强度、QFC 有效/无效等。

由于EMRS与MRS的操作方法与SDRAM的MRS大同小异，在此就不再列出具体的模式表了，有兴趣的话可查看相关的DDR内存资料。下面我们就着重说说DDR SDRAM的新设计与新功能。

如日中天——DDR SDRAM（下）

1、差分时钟

差分时钟（参见上文“DDR SDRAM读操作时序图”）是DDR的一个必要设计，但CK#的作用，并不能理解为第二个触发时钟（你可以在讲述DDR原理时简单地这么比喻），而是起到触发时钟校准的作用。由于数据是在CK的上下沿触发，造成传输周期缩短了一半，因此必须要保证传输周期的稳定以确保数据的正确传输，这就要求CK的上下沿间距要有精确的控制。但因为温度、电阻性能的改变等原因，CK上下沿间距可能发生变化，此时与其反相的CK#就起到纠正的作用（CK上升快下降慢，CK#则是上升慢下降快）。而由于上下沿触发的原因，也使CL=1.5和2.5成为可能，并容易实现。

与CK反相的CK#保证了触发时机的准确性

2、数据选取脉冲（DQS）

DQS是DDR SDRAM中的重要功能，它的功能主要用来在一个时钟周期内准确的区分出每个传输周期，并便于接收方准确接收数据。每一颗芯片都有一个DQS信号线，它是双向的，在写入时它用来传送由北桥发来的DQS信号，读取时，则由芯片生成DQS向北桥发送。完全可以说，它就是数据的同步信号。

在读取时，DQS与数据信号同时生成（也是在CK与CK#的交叉点）。而DDR内存中的CL也就是从CAS发出到DQS生成的间隔，数据真正出现在数据I/O总线上相对于DQS触发的时间间隔被称为tAC。注意，这与SDRAM中的tAC的不同。实际上，DQS生成时，芯片内部的预取已经完毕了，tAC是指上文结构图中灰色部分的数据输出时间，由于预取的原因，实际的数据传出可能会提前于DQS发生（数据提前于DQS传出）。由于是并行传输，DDR内存对tAC也有一定的要求，对于DDR266，tAC的允许范围是±0.75ns，对于DDR333，则是±0.7ns，有关它们的时序图示见前文，其中CL里包含了一段DQS的导入期。
上一页 [1] [2] [3] [4] [5] [6] [7] [8] [9] [10] [11] [12] [13] [14] [15] [16] 下一页
一步成高手：终极图解内存（下篇）相关文章：
·高度优雅与魅力 Chanel时装设计
·IDC邮件安全网关解决方案提高带宽效率
·诊断和分析提高搜索引擎网站排名
·Linux系统内核有待提高的七个领域
·Office技巧四则助你提高办公软件使用效率
·高手电脑使用心得荟萃
·高贵品质 12款职场MM搭配设计
·提高Windows XP系统安全性要关闭的10种服务
·技高一筹妙招封堵USB泄密Vista数据
·网站高级推广方法之rss推广
一步成高手：终极图解内存（下篇）相关软件
·《园林高尔夫》模拟器
·《最高指挥官》3254最新8项属性修改器
·最高指挥官:虚伪联盟E3宣传片
·《异魂传承》07E3展会上公布的高清视频
·《狂怒Fury》高等级练成高清视频
·次时代群龙大战《Lair》延伸的战斗高清视频
·《Railfan台湾高铁》最新高清视频
·《极品醉车2》新作高清视频展示
·《极品飞车9：最高通缉》电视广告
·《无规则高尔夫大师赛》试玩

上一篇:内存带宽的故事

下一篇:DDR内存参数调校实战进阶

特别声明：本站除部分特别声明禁止转载的专稿外的其他文章可以自由转载，但请务必注明出处和原始作
者.文章版权归文章原始作者所有.对于被本站转载文章的个人和网站，我们表示深深的谢意。如果本站转
载的文章有版权问题请联系编辑人员,我们尽快予以更正. 转载请注明来源：http://www.hackhome.com

一步成高手：终极图解内存（下篇）

精品推荐

热点TOP10

特别推荐